一种低功耗无运放的带隙基准电压源设计

邹勤丽;汤晔

【摘 要】Design a new bandgap voltage reference without op-amp. In the circuit, negative feedback clamping were used to avoid the use of op-amp, eliminating effects of offset and power supply rejection ratio (PSRR) of the op-amp on accuracy of bandgap voltage reference. The new design has more accuracy and PSRR than the traditional bandgap voltage reference without op-amp. It bases on SMIC 0.35μm standard CMOS process and Cadence Spectre environment to simulation. The voltage of supply is 3.3 V and the temperature range is from-55℃to 125℃, the PSRR is up to 82 dB, the power consumption is 0.06 mW.%设计了一种新型无运放带隙基准源。该电路使用负反馈的方法，避免了运放的使用，从而消除了运放带隙基准电路中运放的失调电压对基准源精度的影响，同时还提升了电源抑制比，且降低了功耗。该新型电路比传统无运放带隙基准电路具有更高的精度和电源抑制比。该设计基于SMIC 0.35μm标准CMOS工艺在Candence Specture环境下进行仿真，电源电压采用3.3 V，温度范围为-55~125℃，电源抑制比为82 dB，功耗仅有0.06 mW。

【期刊名称】《电子与封装》 【年(卷),期】2015(000)002 【总页数】4页(P22-24,32)

【关键词】带隙基准;无运放设计;低功耗;CMOS

【作 者】邹勤丽;汤晔

【作者单位】上海交通大学电子与通信工程系，上海200240; 中国电子科技集团公司第32研究所，上海200233;中国电子科技集团公司第32研究所，上海200233

【正文语种】中 文 【中图分类】TN402 1 引言

在模拟电路和数模混合电路中，带隙基准电路是一个基本的电路模块，被广泛应用于AD/DA转换器、电源管理芯片、PLL等电路中[1]。这些电路都需要带隙基准提供精确的电压，且温度稳定性高，抗噪声干扰能力强，能够提供给整个系统更好的精度和稳定性。

传统的带隙基准电路中一般会使用到运算放大器，运算放大器的失调电压会影响到带隙基准的精度，同时电路的电源电压抑制比也会受到影响。要想进一步提高电路性能，必须在电路结构上进行改进[2]。

参考传统的带隙基准电压源电路，本文设计了一种新结构的带隙基准电路，利用共源共栅结构结合负反馈原理，在电路的输出支路产生比较稳定的PTAT电流，从而在电路输出端产生与温度无关的电压。新的结构能产生更稳定的基准电压和更高的电源电压抑制比，同时功耗也比较低，芯片的面积也有所减小。 2 传统带隙基准的基本原理

传统的带隙基准电路见图1，M1～M3的宽长比相同，它们组成电流镜结构，使得流经M1～M3的电流相等，即流经Q1～Q3的电流相等。运放的反馈作用使得

A、B两点的电压相等。三极管Q2与Q3的个数相同，都是Q1的n倍。 图1 传统的带隙基准电路原理图

双极型晶体管的基极-发射极电压VBE具有负的温度系数，晶体管的电流近似于I=Isexp(VBE/VT)，这样两个晶体管的VBE的差值为VTlnn，具有正温度系数，两者相互补偿，我们可以得到令人满意的零温度系数的基准[3]。图1中的输出电压VREF可以表示为：

式（1）中，VBE和VT分别具有负温度系数和正温度系数，当我们选择合适的R1、R2和n的值时，就可以使VREF变得与温度无关，得到接近于零温度系数的基准电压。

理论上，我们得到了一个精确的基准电压VREF，它不仅几乎不受温度的影响，同时电源电压的变化也不会对其造成干扰，有较好的电源抑制比。但是，实际电路设计中的情况远为复杂。首先运放具有一定的失调电压，它在一定程度上会对VREF的精度产生影响，再者VBE与温度并不是一种线性的关系，这样传统带隙基准并不能得到我们希望的零温度系数电压。因为加入运放的关系，电路结构复杂，功耗也比较高。而随着集成电路的发展，电路对功耗和面积的要求越来越高，传统的带隙基准电路显然已经不能满足电路设计的要求，我们需要设计出更低功耗、温度特性更好同时面积更小的电路结构。 3 常规的无运放带隙基准电路

典型的无运放带隙基准电路结构如图2所示，图中M1、M2的宽长比相同，M3、M4的宽长比相同，这样M1 ～ M4、Q1、Q2和R1组成一个PTAT电流产生电路，使流过Q1和Q2的电流相等。M5与M1宽长比相同，这样流经Q3的电流与流过 Q1和Q2的电流相等。Q2和Q3的个数相等，都是Q1的n倍。这样图2中的输出电压VREF可以表示为：

由式（1）和式（2）我们可以看出，无运放的带隙基准电路同样得到了零温度系数的带隙基准电压，但是使用的CMOS管子个数较少，芯片面积得到了较大的减小。

图2 无运放的带隙基准电路

电路2中，由于M1、M2和M5的沟道长度调制效应，当电源电压发生变化时，VREF会受到较大影响，这样输出VREF的精度不能得到保证。又由于M3和M4的VDS不同会引起栅源电压的失配，这样两支路PTAT电流不能完全一致，输出电压VREF的精度同样受到影响。共源共栅结构具有较好的电源电压抑制比，同时电路PTAT电流匹配性也更好，因此可以进一步改进电路，在电路中采用共源共栅结构，来提高VREF的精度，同时还能提高输出电压的PSRR[4]。 4 电路结构及其分析

在典型的带隙基准电压源的基础上，设计了图3所示的带隙基准电压源。它包括基准电压产生电路、PTAT电流生成电路和上电启动电路。 4.1 上电启动电路

当电源上电时，可能电路不能进入正常的工作点，电路所有支路的电流都为0。因此，为使电路能正常工作，需要在基准电路中加入启动电路，使电路能进入正常的工作点。

图3中，MOS管M15～M20组成了基准电路的自启动电路。当支路的电流都为0时，意味着电流镜支路的PMOS管的输入都为高，NMOS管的输入都为低。此时M15的输入为高电平不导通，这样M18的输入为0也不导通，M16为倒比管，此时导通，使得M19、M20的输入为高电平，这样M1～M8的输入会由高电平变低，进而进入到正常工作状态。当M15的输入降到一定值时，M15导通，M18输入为高导通，使得M19和M20的输入变为低电平，进而也不导通，启动

电路停止工作。

图3 新型的带隙基准电压源 4.2 PTAT电流生成电路

如图3所示，Q1～Q4所在的4条支路共同组成了PTAT电流生成电路。Q1、Q2所在支路为右边的共源共栅支路提供偏置电压，Q1所在支路提供反馈使得A、B两端的电压相等，即VBE3=VBE4+IR1。电路中Q4、Q5的个数为Q3的n倍，这样可以得到Q4支路电流为：

这样可以产生一个PTAT电流。 4.3 基准电压产生电路

M4、M8、R2和Q5组成了基准电压产生电路。PTAT电流镜像后流过R2和Q5产生输出电压VREF=VBE4+(VTlnn)(R2/R1)，等式右边前一项具有负的温度系数，后一项具有正的温度系数。因此，调节R1、R2和n的值，就可以得到零温度系数的输出电压VREF。因为电流镜各个支路上均使用了共源共栅电路，电源电压抑制比PSRR能得到较大的提高。 5 仿真结果

电路采用SMIC 0.35 μm工艺、Candence Spectre环境进行仿真。

在瞬态条件下，电源电平由0升到3.3 V，观察输出基准电压的启动情况，在5 μs时间后，VREF输出比较稳定。仿真结果如图4。基准电压初始输出为0。在电源电压上电后，启动电路开始工作，输出电压逐渐上升。启动电路的作用使输出电压迅速提高，且高于稳定时的输出电压，造成输出电压过冲。电压升高到一定程度时，启动电路停止工作，在反馈回路作用下，输出电压逐渐回落到我们需要的正常的输出值。

图4 输出电压在电源电压变化时的瞬态仿真结果

接下来对电路进行温度仿真，在-55～125 ℃的温度范围内对电路进行仿真。仿真结果如图5。可以看出在25 ℃时，电路达到零温度系数，此时温度特性最好。在25～125 ℃温度范围内，输出电压的变化范围为0.004 V；在-55～25 ℃温度范围内，输出电压的变化范围约为0.003 5 V左右。这样输出基准电压的温度系数约为5×10-5 V/℃，输出基准电压幅度随温度变化较小。 图5 输出电压在-55～125 ℃范围内的温度仿真结果

图6为输出基准电压的PSRR响应曲线。对于一般的基准设计，电源抑制比要求在70 dB以上就满足要求。本文的设计中，在1～100 Hz范围内，输出电压的PSRR可以达到82 dB，具有较好的电源电压抑制特性。电路在高频时电源抑制比会降低，说明电路存在比较低的极点。如果基准应用在对高频性能要求比较高的电路中时，需要增加电路的3 dB带宽来提高高频时的电源抑制比。 6 结论

本文设计了一种无运放的带隙基准电路，因为减少了运放的使用，电路消除了运放的失调电压等因素对带隙基准电压精度的影响。同时比传统的带运放的带隙基准电路减少了面积和功耗，噪声性能也得到了提高。另外，该电路也比传统的无运放带隙基准电路具有更高的电压精度和电源抑制比。在3.3 V电源电压下，温度范围为-55～125 ℃，得到基准电路的电源抑制比为82 dB，功耗仅有0.06 mW。 图6 输出电压的PSRR频率响应曲线 参考文献：

[1] 郑儒富，张波，俞永康，等.一种1.8×10-6/℃曲率BiCOMS带隙基准源[J]. 微电子学，2006，36（6）∶778-781.

[2] 周永峰，戴庆元，林刚磊. 一种用于CMOS A/D转换器的带隙基准电压源[J]. 微电子学，2009，39(1)∶ 25-28.

[3] RAZAVI B. 陈贵灿,程军,张瑞智,等译. 模拟CMOS集成电路设计（第一版）

[M]. 西安：西安交通大学出版社，2003. 312-315.

[4] BOOKS T,WESTWIK A L. A low-power differential CMOS bandgap reference [C]. IEEE Int Sol Sta Circ Conf.Presidio,1994. 248-249.