专利名称：集成电路专利类型：实用新型专利发明人：E·珀林
申请号：CN201520976019.X申请日：20151130公开号：CN205542782U公开日：20160831
摘要：本公开涉及一种集成电路，包括SOI类型的衬底，包括位于埋设绝缘层之上的半导体膜，所述埋设绝缘层自身位于支撑衬底之上，所述半导体膜包括第一区域，位于所述半导体膜的第一区域之上的形成第一MOS晶体管的栅极区域和第一虚设栅极区域的第一图案，所述半导体膜的所述第一区域包括相互间隔开的两个畴域，所述间隔由至少一种绝缘材料填充并且位于在所述支撑衬底的区域之上的两个虚设栅极区域之间而不具有绝缘沟槽。
申请人：意法半导体(克洛尔2)公司
地址：法国克洛尔
国籍：FR
代理机构：北京市金杜律师事务所
更多信息请下载全文后查看
因篇幅问题不能全部显示，请点此查看更多更全内容